KAIST, 실리콘 기반 차세대 최적화 연산 하드웨어 개발
||2026.05.06
||2026.05.06
[디지털투데이 이진호 기자] 국내 연구진이 기존 실리콘 반도체 공정만으로 구현 가능한 연산 하드웨어를 개발했다. 이를 통해 '조합 최적화 문제'를 해결해 다양한 산업에서 빠르고 정확한 의사결정이 가능해질 전망이다.
KAIST는 최양규 전기 및 전자공학부 교수와 김상현 교수 공동 연구팀이 기존 실리콘 반도체 공정만을 활용해 차세대 최적화 전용 하드웨어인 '오실레이터 기반 아이징 머신'을 구현하는 데 성공했다고 6일 밝혔다.
조합 최적화 문제는 가능한 모든 경우의 수 중 가장 효율적인 답을 찾는 문제를 뜻한다. 아이징 머신은 이 같은 조합 최적화 문제를 풀기 위한 특수 목적형 컴퓨터다.
연구팀은 일정한 주기로 신호를 반복하는 진동 소자인 오실레이터에 주목했다. 여러 개의 오실레이터가 서로 신호를 주고받으며 박자를 맞추는 과정에서 시스템은 자연스럽게 안정적인 상태에 도달하고, 이를 통해 최적 해를 찾아낸다. 기존 아이징 머신은 오실레이터 간 미세한 주파수 편차를 정밀하게 제어하기 어렵고, 소자 간 연결도 제한적인 한계가 있었다.
연구팀은 이를 극복하기 위해 오실레이터와 이를 연결하는 커플러를 모두 단일 실리콘 트랜지스터로 구현하는 방식을 도입했다. 커플러는 소자 간 상호작용 강도를 조절하는 장치다. 이를 통해 오실레이터 간 주파수 편차를 줄여 안정적인 동기화를 가능하게 했다. 커플러를 활용해 연결 강도를 여러 단계로 조절하는 다중 상태 커플링도 구현했다.
그 결과 아이징 모델의 표현력과 해 탐색 성능을 동시에 향상시켰다. 연구팀은 해당 기술을 활용해 대표적인 조합 최적화 문제인 ‘최대 절단(Max-Cut)' 해결에 성공했다. 최대 절단은 네트워크를 두 그룹으로 나눌 때 그룹 사이 연결을 최대화하는 문제로 물류 경로 최적화, 금융 포트폴리오 구성, 반도체 회로 배치 등에 직접 활용될 수 있다.
이번 연구의 특징은 특수 소재나 비표준 공정 없이 현재 반도체 산업에서 쓰이는 상보형 금속산화물 반도체(CMOS) 공정을 그대로 활용했다는 점이다. CMOS는 전력 소모가 적고 발열이 낮아 스마트폰과 컴퓨터 중앙처리장치(CPU) 등 대부분의 디지털 기기에 쓰이는 표준 반도체 제조 기술이다. KAIST는 이번 기술이 기존 반도체 생산 라인에서 대량 생산과 상용화가 가능하다고 강조했다.
최양규 KAIST 교수는 "이번 연구는 오실레이터와 커플러를 모두 실리콘 소자로 구현해 확장성과 정밀도를 동시에 확보한 아이징 머신 하드웨어"라며 "반도체 설계 자동화, 통신 네트워크 최적화, 자원 분배 등 대규모 조합 최적화가 필요한 다양한 산업 분야에 적용될 것으로 기대된다"고 말했다.
한국연구재단의 지원을 받아 수행된 연구는 윤성윤 KAIST 박사과정과 김준표 박사가 공동 제1 저자로 참여했다. 과학 분야 최고 권위 학술지 중 하나인 사이언스 어드밴시스(Science Advances)’에 3월 27일자로 게재됐다.


1
2
3
4
5